VIA C7 - VIA C7

C7
KL VIA C7 M.jpg
C7-M 795 2,0 GHz
Allmän information
Lanserad Maj 2005
Gemensamma tillverkare
Prestanda
Max. CPU -klockfrekvens 1,0 GHz till 2,0 GHz
FSB -hastigheter 400 MT/s till 800 MT/s
Cache
L1 -cache 64 KiB instruktion + 64 KiB data
L2 -cache 128 KiB 32-vägs exklusiv
Arkitektur och klassificering
Min. funktioner storlek 90 nm
Instruktionsuppsättning x86
Fysiska specifikationer
Kärnor
Uttag (ar)
Produkter, modeller, varianter
Kärnnamn
Historia
Företrädare VIA C3
Efterträdare VIA Nano

Den VIA C7 är en x86 centralenhet designad av Centaur Technology och säljs av VIA Technologies .

Produkthistorik

C7 levererar ett antal förbättringar av de äldre VIA C3 -kärnorna men är nästan identisk med den senaste VIA C3 Nehemiah -kärnan. C7 lanserades officiellt i maj 2005, men enligt marknadsrapporter var full volymproduktion inte på plats vid det datumet. I maj 2006 gick Intels korslicensieringsavtal med VIA ut och förnyades inte, vilket var anledningen till tvångsavbrott av C3-försändelser den 31 mars 2006, eftersom VIA förlorade rättigheter till uttaget 370. C7 verkar fortfarande finnas i marknadsplatsen, till exempel på den fyndiga Everex TC2502, som säljs av Walmart med en Linux-distribution förinstallerad och på HP Mini-Note .

En 1 GHz C7-processor med 128 kB cacheminne används i VIA: s eget PX10000G- moderkort som är baserat på den egenutvecklade Pico-ITX- formfaktorn. Chippet kyls av en stor kylfläns som täcker det mesta av brädet och en liten 40 mm fläkt.

I början av april 2008 debuterade den skolanvändningsorienterade, ultrabärbara HP 2133 Mini-Note PC- familjen med en helt VIA-baserad 1,0, 1,2 och 1,6 GHz C7-M-processorportfölj, där modellen med lägsta hastighet är optimerad för att köra en SSD -baserad 4 GB Linux -distribution med en prislapp på under $ 500, medan den mellersta nivån har Windows XP och toppmodellen levereras med Windows Vista Business, fabriksstandard. HP valde en enda kärna VIA C7-M CPU för att möta det redan fasta 499 $ startpriset, även om Intels konkurrerande Atom-processorlinje debuterade den 2 april 2008.

C7 säljs i fem huvudversioner:

  • C7 : för stationära / bärbara datorer (1,5-2,0 GHz)-FCPGA Pentium-M-paket, 400, 533, 800 MHz FSB
  • C7-M : för mobiler / inbäddade (1,5-2,0 GHz)-NanoBGA2, 21mmx21mm, 400, 800 MHz FSB
  • C7-M Ultra Low Voltage : för mobiler / inbäddade (1,0-1,6 GHz)-NanoBGA2, 21 mmx21 mm, 400, 800 MHz FSB
  • C7-D : liknar original C7, men RoHS- kompatibel och marknadsförs som "kolfri processor". Vissa varianter stöder inte PowerSaver
  • Eden : Vissa VIA Eden -processorer är baserade på en C7 -kärna med låg strömförbrukning, paketstorlek och klockfrekvenser så låga som 400 MHz.

CPU -kärnor

Ester

Den Esther (C5J) är nästa evolution steg av Nehemja + (C5P) kärnan i VIA C3 line-up.

Nya funktioner i denna kärna inkluderar:

  • Genomsnittlig strömförbrukning på mindre än 1 watt.
  • 2 GHz -drift och en TDP på 20 watt.
  • L2-cache ökade från 64k till 128k, med associativitet ökade från 16-vägs uppsättning associativ i C3 till 32-vägs uppsättning associativ i C7.
  • VIA har uppgett att C7-bussen är fysiskt baserad på Pentium-M 479-stifts förpackningen, men använder den egenutvecklade VIA V4-bussen för elektrisk signalering, i stället för Intels AGTL+ Quad Pumped Bus, vilket undviker lagöverträdelse.
  • "Twin Turbo" -teknik, som består av dubbla PLL: er , en uppsättning med hög klockfrekvens och den andra med en lägre hastighet. Detta gör att processorns klockfrekvens kan justeras i en enda processorcykel. Lägre kopplingsfördröjning innebär att mer aggressiv reglering kan användas.
  • Stöd för SSE2 och SSE3 utökade instruktioner.
  • NX -bit i PAE -läge som förhindrar buffertöverflödesbuggar från att kunna utnyttjas av virus eller angripare.
  • Maskinvarustöd för SHA-1 och SHA-256 hashing.
  • Hårdvarubaserad " Montgomery-multiplikator " som stöder nyckelstorlekar upp till 32K för kryptering med offentlig nyckel .

Designval

  • C7 Esther som ett evolutionärt steg efter C3 Nehemiah, där VIA / Centaur följde deras traditionella tillvägagångssätt för att balansera prestanda mot en begränsad transistor / kraftbudget.
  • Hörnstenen i C3-seriens chips designfilosofi har varit att även en relativt enkel i ordning skalär kärna kan erbjuda rimlig prestanda mot en komplex superscalar out-of-order kärna om den stöds av en effektiv "front-end", dvs prefetch, cache- och grenprediktionsmekanismer .
  • När det gäller C7 har designteamet fokuserat på att ytterligare effektivisera chipets (front-end), det vill säga cachestorlek, associativitet och genomströmning samt prefetch-systemet. Samtidigt inga signifikanta förändringar av kretsens exekveringskärna (back-end).
  • C7 täcker framgångsrikt ytterligare luckan i prestanda med AMD / Intel -chips, eftersom klockhastigheten inte är termiskt begränsad.

Se även

Referenser

Vidare läsning

externa länkar