Statiskt slumpmässigt åtkomstminne - Static random-access memory

Ett statiskt RAM -chip från en Nintendo Entertainment System -klon (2K × 8 bitar)

Statiskt slumpmässigt åtkomstminne ( statiskt RAM eller SRAM ) är en typ av slumpmässigt åtkomstminne (RAM) som använder låsningskretsar (flip-flop) för att lagra varje bit. SRAM är flyktigt minne ; data går förlorad när strömmen tas bort.

Termen statisk skiljer SRAM från DRAM ( dynamiskt slumpmässigt åtkomstminne) som måste uppdateras regelbundet . SRAM är snabbare och dyrare än DRAM; det används vanligtvis för cacheminnet och interna register för en CPU medan DRAM används för en dators huvudminne .

Historia

Semiconductor bipolär SRAM uppfanns 1963 av Robert Norman på Fairchild Semiconductor. MOS SRAM uppfanns 1964 av John Schmidt på Fairchild Semiconductor. Det var en 64-bitars MOS p-kanal SRAM.

I 1965, Arnold Farber och Eugene Schlig, som arbetar för IBM, skapat en fastprogrammerade minnescell , med användning av en transistor grind och tunneldiod spärren . De ersatte spärren med två transistorer och två motstånd , en konfiguration som blev känd som Farber-Schlig-cellen. 1965 skapade Benjamin Agusta och hans team på IBM ett 16-bitars kiselminnechip baserat på Farber-Schlig-cellen, med 80 transistorer, 64 motstånd och 4 dioder.

Applikationer och användningsområden

SRAM celler på matrisen av en STM32F103VGT6 mikrokontroller som ses av en svepelektronmikroskop . Tillverkad av STMicroelectronics med en 180 nanometer process.

Jämförelsebild av 180 nanometer SRAM -celler på en STM32F103VGT6 mikrokontroller sett av ett optiskt mikroskop

Egenskaper

Även om det kan karakteriseras som flyktigt minne uppvisar SRAM dataremans .

SRAM erbjuder en enkel datatillgångsmodell och kräver ingen uppdateringskrets. Prestanda och tillförlitlighet är bra och strömförbrukningen är låg när den är inaktiv.

Eftersom SRAM kräver fler transistorer att implementera är den mindre tät och dyrare än DRAM och har också en högre strömförbrukning under läs- eller skrivåtkomst. Den strömförbrukningen SRAM varierar mycket beroende på hur ofta det används.

Inbyggd användning

Många kategorier av industriella och vetenskapliga delsystem, fordonselektronik och liknande inbyggda system innehåller statiskt RAM -minne som i detta sammanhang kan kallas ESRAM . En viss mängd (kilobyte eller mindre) är också inbäddad i praktiskt taget alla moderna apparater, leksaker etc. som implementerar ett elektroniskt användargränssnitt.

SRAM i sin dubbelportade form används ibland för digitala signalbehandlingskretsar i realtid.

I datorer

SRAM används också i persondatorer, arbetsstationer, routrar och kringutrustning: CPU registerfiler , interna CPU cachar och externa burst mode SRAM cachar, hårddisk buffertar, router buffertar, etc. LCD-skärmar och skrivare också normalt använder statiska RAM för att hålla bilden visas (eller ska skrivas ut). Statiskt RAM-minne användes för huvudminnet i de flesta tidiga persondatorer som ZX80 , TRS-80 Model 100 och Commodore VIC-20 .

Hobbyister

Hobbyister, speciellt hembyggda processorentusiaster, föredrar ofta SRAM på grund av det enkla gränssnittet. Det är mycket lättare att arbeta med än DRAM eftersom det inte finns några uppdateringscykler och adress- och databussarna ofta är direkt tillgängliga. Förutom bussar och strömanslutningar kräver SRAM vanligtvis bara tre kontroller: Chip Enable (CE), Write Enable (WE) och Output Enable (OE). I synkron SRAM ingår också Clock (CLK).

Typer av SRAM

Icke flyktigt SRAM

Icke-flyktigt SRAM (nvSRAM) har standard SRAM-funktionalitet, men de sparar data när strömförsörjningen går förlorad, vilket säkerställer att viktig information bevaras. nvSRAM används i en mängd olika situationer - bland annat nätverk, rymd och medicin, där bevarande av data är avgörande och där batterier är opraktiska.

Pseudo SRAM

Pseudostatisk RAM (PSRAM) har en DRAM -lagringskärna, kombinerad med en självuppdateringskrets. De visas externt som en långsammare SRAM. De har en densitet/kostnadsfördel jämfört med äkta SRAM, utan åtkomstkomplexiteten för DRAM. Cypress Semiconductors HyperRAM är en typ av PSRAM som stöder ett JEDEC -kompatibelt 8 -stifts HyperBusor Octal xSPI -gränssnitt. Dessa enheter med låg effekt har hög prestanda och lågt antal stift, vilket gör dem idealiska för applikationer som kräver externt RAM-minne som bufferminne.

Efter transistortyp

• Bipolär övergångstransistor (används i TTL och ECL ) - mycket snabb men med hög strömförbrukning
• MOSFET (används i CMOS ) - låg effekt och mycket vanligt idag

Efter flip-flop typ

• Binärt SRAM
• Ternary SRAM

Efter funktion

• Asynkron  - oberoende av klockfrekvens; data in och data out styrs av adressövergång. Exempel inkluderar de allestädes närvarande 28-pin 8K × 8 och 32K × 8 chips (ofta men inte alltid namngivna något i stil med 6264 respektive 62C256), liksom liknande produkter upp till 16 Mbit per chip.
• Synkron  - alla tidpunkter initieras av klockans kanter. Adress, data in och andra styrsignaler är associerade med klocksignalerna.

Under 1990 -talet brukade asynkron SRAM användas för snabb åtkomsttid. Asynkron SRAM användes som huvudminne för små inbäddade processorer utan cache som används i allt från industriell elektronik och mätsystem till hårddiskar och nätverksutrustning, bland många andra applikationer. Numera används synkron SRAM (t.ex. DDR SRAM) snarare på samma sätt som Synkron DRAM - DDR SDRAM -minne används snarare än asynkron DRAM. Det synkrona minnesgränssnittet är mycket snabbare eftersom åtkomsttiden kan minskas avsevärt genom att använda pipeline -arkitektur. Eftersom DRAM är mycket billigare än SRAM, ersätts SRAM dessutom ofta med DRAM, särskilt i fallet när stor datamängd krävs. SRAM -minne är dock mycket snabbare för slumpmässig (inte block / burst) åtkomst. Därför används SRAM-minne huvudsakligen för CPU-cache , litet chipminne , FIFO eller andra små buffertar.

Efter funktion

• Zero bus turnaround (ZBT) - turnaround är antalet klockcykler som krävs för att ändra åtkomst till SRAM från skriv till läs och vice versa. Vändningen för ZBT SRAM eller latensen mellan läs- och skrivcykel är noll.
• syncBurst (syncBurst SRAM eller synkron-burst SRAM)-har synkron burst-åtkomst till SRAM för att öka skrivfunktionen till SRAM
• DDR SRAM  - Synkron, enkel läs-/skrivport, dubbel datahastighet I/O
• Quad Data Rate SRAM  - Synkron, separata läs- och skrivportar, fyrdubblad datahastighet I/O

Integrerad på chip

SRAM kan integreras som RAM- eller cacheminne i mikrokontroller (vanligtvis från cirka 32 byte upp till 128  kilobyte ), som de primära cacheminnena i kraftfulla mikroprocessorer, till exempel x86- familjen, och många andra (från 8  KB , upp till många megabyte), för att lagra registren och delarna av statsmaskinerna som används i vissa mikroprocessorer (se registerfil ), på applikationsspecifika IC: er eller ASIC (vanligtvis i storleksordningen kilobyte) och i Field Programmable Gate Array och Complex Programmable Logic Enhet

Design

En sex-transistor CMOS SRAM-cell

En typisk SRAM -cell består av sex MOSFET . Varje bit i ett SRAM lagras på fyra transistorer (M1, M2, M3, M4) som bildar två tvärkopplade omformare. Denna lagringscell har två stabila tillstånd som används för att beteckna 0 och 1 . Två ytterligare åtkomsttransistorer tjänar till att styra åtkomsten till en lagringscell under läs- och skrivoperationer. Förutom sådana sex-transistor (6T) SRAM använder andra typer av SRAM-chips 4, 8, 10 (4T, 8T, 10T SRAM) eller fler transistorer per bit. Fyrtransistor SRAM är ganska vanligt i fristående SRAM-enheter (i motsats till SRAM som används för CPU-cacher), implementerade i speciella processer med ett extra lager polysilikon , vilket möjliggör mycket högmotståndsuppdragningsmotstånd. Den största nackdelen med att använda 4T SRAM är ökad statisk effekt på grund av det konstanta strömflödet genom en av neddragningstransistorerna.

Fyra transistor SRAM ger fördelar i täthet på bekostnad av tillverkningskomplexitet. Motstånden måste ha små dimensioner och stora värden.

Detta används ibland för att implementera mer än en (läs och/eller skriv) port, vilket kan vara användbart i vissa typer av videominne och registerfiler implementerade med flerportade SRAM-kretsar.

I allmänhet, ju färre transistorer som behövs per cell, desto mindre kan varje cell vara. Eftersom kostnaden för bearbetning av en kiselskiva är relativt fast, använder man mindre celler och packar fler bitar på en skiva, så minskar kostnaden per bit minne.

Minnesceller som använder färre än fyra transistorer är möjliga-men sådana 3T- eller 1T-celler är DRAM, inte SRAM (även den så kallade 1T-SRAM ).

Åtkomst till cellen aktiveras av ordlinjen (WL i figur) som styr de två åtkomsttransistorerna M ₅ och M ₆ som i sin tur styr om cellen ska anslutas till bitlinjerna: BL och BL. De används för att överföra data för både läs- och skrivoperationer. Även om det inte är absolut nödvändigt att ha två bitlinjer tillhandahålls vanligtvis både signalen och dess invers för att förbättra brusmarginalerna .

Under läsåtkomst drivs bitlinjerna aktivt högt och lågt av inverterarna i SRAM -cellen. Detta förbättrar SRAM -bandbredden jämfört med DRAM - i en DRAM är bitlinjen ansluten till lagringskondensatorer och laddningsdelning får bitlinjen att svänga uppåt eller nedåt. Den symmetriska strukturen för SRAM möjliggör också differentiell signalering , vilket gör små spänningssvängningar lättare att upptäcka. En annan skillnad med DRAM som bidrar till att göra SRAM snabbare är att kommersiella chips accepterar alla adressbitar åt gången. Som jämförelse har varu -DRAMs adressen multiplexerad i två halvor, dvs högre bitar följt av lägre bitar, över samma paketstift för att hålla deras storlek och kostnad nere.

Storleken på en SRAM med m adresslinjer och n datalinjer är 2 ^m ord, eller 2 ^m  × n bitar. Den vanligaste ordstorleken är 8 bitar, vilket betyder att en enda byte kan läsas eller skrivas till vart och ett av 2 ^m olika ord i SRAM -chipet. Flera vanliga SRAM-marker har 11 adresslinjer (alltså en kapacitet på 2 ¹¹  = 2 048 = 2 k ord) och ett 8-bitars ord, så de kallas "2k × 8 SRAM".

Dimensionerna för en SRAM -cell på en IC bestäms av minsta funktionsstorlek för processen som används för att göra IC: n.

SRAM -drift

En SRAM -cell har tre olika tillstånd: standby (kretsen är inaktiv), läsning (data har begärts) eller skrivning (uppdatering av innehållet). SRAM som fungerar i läsläge och skrivlägen bör ha "läsbarhet" respektive "skrivstabilitet". De tre olika delstaterna fungerar enligt följande:

Står fast vid

Om ordledningen inte hävdas, de accesstransistorer M ₅ och M ₆ koppla bort cellen från bitledningarna. De två korskopplade inverterare som bildas av M ₁  - M ₄ kommer att fortsätta att förstärka varandra, så länge som de är anslutna till matningen.

Läsning

I teorin, bara läsning kräver hävda ordledningen WL och läsning SRAM cell tillstånd genom en enda åtkomsttransistor och bitledningen, t ex M ₆ , BL. Bitlinjerna är emellertid relativt långa och har stor parasitisk kapacitans . För att påskynda läsningen används en mer komplex process i praktiken: Läscykeln startas genom förladdning av både bitlinjer BL och BL till hög (logik 1 ) spänning. Sedan hävda ordledningen WL möjliggör både åtkomsttransistorerna M ₅ och M ₆ , vilket orsakar en bitledning BL spänningen till lätt släppa. Då kommer BL- och BL -linjerna att ha en liten spänningsskillnad mellan dem. En avkänningsförstärkare känner av vilken linje som har den högre spänningen och bestämmer därmed om det var 1 eller 0 lagrat. Ju högre känsligheten hos avkänningsförstärkaren, desto snabbare är läsningen. Eftersom NMOS är kraftfullare är neddragningen lättare. Därför laddas bitlinjer traditionellt till högspänning. Många forskare försöker också ladda för på lite låg spänning för att minska strömförbrukningen.

Skrift

Skrivcykeln börjar med att tillämpa det värde som ska skrivas på bitraderna. Om vi ​​vill skriva ett 0 , applicerar vi ett 0 på bitlinjerna, det vill säga att ställa BL till 1 och BL till 0 . Detta liknar att applicera en återställningspuls på en SR-spärr , vilket gör att vippan ändrar tillstånd. A 1 skrivs genom att invertera bitlinjernas värden. WL hävdas sedan och värdet som ska lagras spärras in. Detta fungerar eftersom bitlinjeingångsdrivrutinerna är utformade för att vara mycket starkare än de relativt svaga transistorerna i själva cellen så att de enkelt kan åsidosätta det tidigare tillståndet för tvärkopplade växelriktare. I praktiken åtkomst NMOS-transistorer M ₅ och M ₆ måste vara starkare än både botten NMOS (M ₁ , M ₃ ) eller topp PMOS (M ₂ , M ₄ ) transistorer. Detta uppnås enkelt eftersom PMOS -transistorer är mycket svagare än NMOS vid samma storlek. Följaktligen, när en transistorparet (t.ex. M ₃ och M ₄ ) är endast något åsidosätts av skrivprocessen, den motsatta transistorerna paret (M ₁ och M ₂ ) grindspänningen ändras även. Detta innebär att M ₁ och M ₂ transistorerna lättare kan åsidosättas osv. Således förstärker tvärkopplade inverterare skrivprocessen.

Bussbeteende

RAM -minne med en åtkomsttid på 70 ns kommer att mata ut giltig data inom 70 ns från det att adressraderna är giltiga. Vissa SRAM har ett "sidläge" där ord på en sida (256, 512 eller 1024 ord) kan läsas sekventiellt med en betydligt kortare åtkomsttid (vanligtvis cirka 30 ns). Sidan väljs genom att ställa in de övre adressraderna och sedan läses ord sekventiellt genom att gå igenom de nedre adressraderna.

Se även

• Flashminne
• Miniatyrkort , en utgått SRAM -minneskortstandard

Referenser